TSB42AB4PGE datasheet(3/183 Pages) TI

Teilenummer	TSB42AB4PGE

Bauteilbeschribung	IEEE 1394 A CONSUMER ELECTRONICS LINK LAYER CONTROLLER

Download	183 Pages

Scroll/Zoom	100%

Hersteller	TI [Texas Instruments]

Direct Link	http://www.ti.com

Logo

3 / 183 page

iii

Contents

Section

Title

Page

1

Introduction

1−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.1

Device Package Information

1−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.2

References

1−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2

ceLynx Overview

2−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1

ceLynx Description

2−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.2

Key Features

2−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.3

Application Information

2−3

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.4

ceLynx Functional Block Diagram

2−5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5

Pin Assignments

2−6

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PDT Package

2−6

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

PGE Package

2−7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.5.1

Pin Descriptions

2−8

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3

External Interfaces

3−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1

Microcontroller Interface (MCIF)

3−1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1.1

Read Operation

3−2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1.2

Write Operation

3−5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1.3

Critical Timing

3−7

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.1.4

Host Interface − Multistrobe Mode

3−8

. . . . . . . . . . . . . . . . . . . . . . . . . .

3.2

High-Speed Data Interface (HSDI)

3−11

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2.1

Data Bus Modes

3−12

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2.2

Stream Modes

3−12

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2.3

Data Block Synchronization Modes

3−13

. . . . . . . . . . . . . . . . . . . . . . . . .

3.2.4

HSDI Functional Timing − Write

3−16

. . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.2.5

System-Dependent Implementations

3−17

. . . . . . . . . . . . . . . . . . . . . . .

3.2.6

HSDI Functional Timing for Multistream Modes

3−19

. . . . . . . . . . . . . .

3.2.7

HSDI Critical Timing

3−19

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.3

PHY-Link Interface

3−20

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4

Two-Wire Serial Interface

3−20

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.4.1

Two-Wire Serial-Interface Bus Protocol

3−20

. . . . . . . . . . . . . . . . . . . . .

3.4.2

ceLynx/Two-Wire Serial-Interface EEPROM Protocol

3−21

. . . . . . . . .

3.4.3

EEPROM Data Format

3−22

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5

Block Header

3−22

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.1

Header Addressing

3−22

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.5.2

Header - Last Block Bit

3−26

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3.6

CFR Address Location and Bit Assignment

3−26

. . . . . . . . . . . . . . . . . . . . . . . . . . .

3.7

CFR Bits: Serial STAT0 and Serial STAT1 Registers

3−27

. . . . . . . . . . . . . . . . . . .

3.7.1

Operation

3−27

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

TSB42AB4PGE Datenblatt(PDF) 3 Page - Texas Instruments

TSB42AB4PGE Datenblatt(HTML) 3 Page - Texas Instruments

Ähnliche Teilenummer - TSB42AB4PGE

Ähnliche Beschreibung - TSB42AB4PGE

Html Pages

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 ...More

Datenblatt Download

Link URL